JTAG ProVision to pakiet oprogramowania umożliwiajacy generowanie testów B-S i realizację programowania ISP dla zmontowanych pakietów elektronicznych, urządzeń i systemów. To profesjonalne narzędzie operuje w pełni automatycznie mogąc importować dane projektowe z ponad 30-tu systemów EDA lub CAM. Inną kluczową informacją umożliwiającą automatyczne generowanie i przeprowadzanie testów są modele układów kompatybilnych z IEEE1149.1 opisane w języku BSDL (Boundary-Scan Description Language) i ciągle rozwijana biblioteka modeli układów bez wbudowanych mechanizmów B-S. Wszystkie przygotowywane aplikacje mogą być zoptymalizowane, uruchomione i sprawdzone w środowisku ProVision zanim ostateczne procedury testowe zostaną dostarczone do jednostek produkujących lub testujących urządzenia.
JTAG ProVision's jako narzędzie projektowe i zarządzające testami jest ściśle powiązane z innymi zaawansowanymi narzędziami do testowania i analizy firmy JTAG – Boundary-Scan Diagnostics (BSD) i JTAG Visualizer. Narzędzia te mogą też być wykorzystane do gruntownego przetestowania urządzeń w fazie projektowania w celu ich usprawnienia przed ostatecznym oddaniem ich do produkcji.
JTAG ProVision, zaprojektowany dla pojedynczych płyt PCB jak i całych systemów, jest najbardziej kompletnym narzędziem do projektowania aplikacji B-S dostępnym dzisiaj. Wspiera strukturalne testowanie samej infrastruktury B-S, połączeń miedzy układami kompatybilnymi z IEEE1149.6 oraz niekompatybilnych bloków pamięci, bloków cyfrowych i mieszanych cyfrowo-analogowych.
JTAG ProVision wspiera również programowanie ISP układów CPLD, FPGA, szeregowych PROM (I2C, SPI), NAND i NOR Flash, mikrokontrolerów i DSP. Ponadto wbudowany analizator pokrycia pozwala ocenić stopień przetestowania urządzenia. Dla dalszych analiz możliwy jest eksport wyników testów do plików HTML lub CSV.
JTAG ProVision jest ciągle ulepszany. Nowe modele układów i update’y samego oprogramowania narzedziowego są regularnie wypuszczane.
JTAG ProVision jest dostarczany wraz z ponad 8 tys. modeli układów nie posiadających wbudowanych mechanizmów B-S. Modele tych kompatybilnych z IEEE1149.1 są dostępne w postaci opisów BSDL u ich producentów, a JTAG Provision wspiera większość dostawców półprzewodników. W przypadku braku któregoś układu w dostępnych bibliotekach JTAG Technology uzupełnia je sukcesywnie.
Chociaż wiele układów scalonych jest wyposażonych w standardowy rejestr JTAG (IEEE Std. 1149.1 Boundary-Scan Register - BSR), nadal znacząca ilość mikrokontrolerów i procesorów DSP ma ograniczenia lub brak tej funkcjonalności. CoreCommander pozwala wykorzystać wbudowany w strukturę procesora mechanizm debugera jako dostęp do portów i kontrolerów układów peryferyjnych w celu realizacji testów. Podobnie we współczesnych układach FPGA można za pośrednictwem interfejsu JTAG oddziaływać na ich wewnętrzną matrycę logiczną. I tu CoreComander pozwala za pośrednictwem interfejsu JTAG przez różne magistrale (np. Wishbone, Avalon) kontrolować rdzenie IP.
CoreCommander w zakresie mikroprocesorów może być wykorzystany do zwiększenia pokrycia testami aplikacji, które mają małą ilość lub nie maja w ogóle opcji konwencjonalnego testowani B-S. W takich przypadkach wykorzystując dostęp do rdzenia procesora, można zapisywać/odczytywać rejestry konfigurujące układy we/wy lub zewnętrzne i wewnętrzne pamięci, realizując pożądane wymuszenia na wyprowadzeniach układu..
CoreCommander w zakresie FPGA works by leveraging existing IP that might form part of the configured function of the device. Elements such as DDR memory controllers can now be 'commanded' via JTAG access through a translator block and bus systems like Avalon and Wishbone.
Charakterystyka:
- Kontrola procesora lub FPGA przez złącze JTAG z wykorzystaniem wbudowanego mechanizmu debugera lub zintegrowanej logiki
- Praca z układami nie spełniających normy IEEE 1149.x
- Obsługa większości popularnych rdzeni i FPGAs
- Kompatybilny z językiem skryptowym Python
- Obsługiwany przez kontrolery JTAG Technologies, JTAG Live i FTDI
- Łatwy w obsłudze interaktywny interfejs graficzny
- Dostęp do IP układów FPGA przez standardowe magistrale Avalon, AMBA, CoreConnect i Wishbone
